Jerarquía de Diseño by LorenaBarrero on Scribd
Dar respuesta a las siguientes preguntas: 1. ¿Que es jerarquía de diseño? 2. Diferencia entre paquete y componente.viernes, 4 de noviembre de 2016
sábado, 8 de octubre de 2016
Laboratorio 8, VGA
En este laboratorio se diseño una ilustración de 26 caracteres por medio de la interfaz VGA, con lo anterior se manipulo los diferentes parámetros que componen un monitor común, por ejemplo los pixeles verticales y horizontales de la imagen a proyectar.
Imagen avalada por el profesor
Vídeo de la practica
<img onclick="javascript:this.width=450;this.height=338" ondblclick="javascript:this.width=100;this.height=80" src="URL de la imagen" width="100"/>
Imagen avalada por el profesor
Vídeo de la practica
<img onclick="javascript:this.width=450;this.height=338" ondblclick="javascript:this.width=100;this.height=80" src="URL de la imagen" width="100"/>
Practica 7 Procesador
En este laboratorio se da a conocer el procesador, dando como opciones hacer diferentes funciones, para nuestro caso hace: SUMA, RESTA, AND y XOR. Dichos procedimientos se dio acabo por medio de: un modulo ALU, CONTADOR y RELOJ.
Esquemático
Imagen avalada por el profesor
<img onclick="javascript:this.width=450;this.height=338" ondblclick="javascript:this.width=100;this.height=80" src="URL de la imagen" width="100"/>
Esquemático
Imagen avalada por el profesor
<img onclick="javascript:this.width=450;this.height=338" ondblclick="javascript:this.width=100;this.height=80" src="URL de la imagen" width="100"/>
Practica 6, Maquina de estados
En esta practica se implementa la maquina de estados elaborada para la tarea con los diferentes estados que se planteo para el tanque. Teniendo los estados se elabora el código respectivo.
Tarea maquina de estados, escogida para el diseño en VHDL
Codigo VHDL
Imagen avalada por el profesor
<img onclick="javascript:this.width=450;this.height=338" ondblclick="javascript:this.width=100;this.height=80" src="URL de la imagen" width="100"/>
Tarea maquina de estados, escogida para el diseño en VHDL
Codigo VHDL
Imagen avalada por el profesor
<img onclick="javascript:this.width=450;this.height=338" ondblclick="javascript:this.width=100;this.height=80" src="URL de la imagen" width="100"/>
Practica 5 Public, Matrix 8x8
En la practica 5 se realizo el codigo para una matrix de leds de 8x8, con los nombres y apellidos completos de los integrantes del grupo. Aplicando todos los conceptos de las practicas anteriores y se le agregan los registros de desplazamiento.
Esquematico
<img onclick="javascript:this.width=450;this.height=338" ondblclick="javascript:this.width=100;this.height=80" src="URL de la imagen" width="100"/>
Foto avalada por el profesor
Video del Public
domingo, 28 de agosto de 2016
Suscribirse a:
Comentarios (Atom)
Practica 4 Contador con Nombres
En la practica 4 se realizo el codigo y esquematico de una visualizacion por medio de: un reloj, un contador, una memoria rom, un conversor de serie a paralelo y un decodificador alfanumerico, Con lo anterior se mostraron las letras que componen los nombres de los integrantes con una frecuencia de 4Hz.
Esquematico practica 4
Practica 3 Contador
En esta practica se realizo un contador automatico por medio de: 4 flip-flops, 1 reloj, 1 conversor paralelo serie y una memoria ROM. por medio del reloj se convertir la señal interna de la FPGA de 5Mhz de frecuencia a 18Hz empleando las siguientes formulas: escala = frecuencia de entrada / frecuencia deseada valor a configurar = escala / 2
Practica 2 Decodificador alfa numerico
En esta practica se obtiene un Decodificador alfa numerico, mediande una tabla de verdad de 6 entradas y 16 salidas hacia el display de 16 segmentos, dando diferentes opciones de letras y numeros, para poder visualizar en el display se configuro un boton que al ser accionado varia el estado de la salida actuando como un reloj.
PRACTICA 1
El desarrollo de la practica consistió en: 1) Elaborar una tabla de verdad en el programa BOOLE DEUSTO con 4 entradas y 7 salidas. 2) Cargar en el Ise Desing Suite dicha tabla de verdad previamente diseñada como punto ucf. 3) Realizar el proceso debido para obtener el decodificador 7 segmentos en el esquemático de xilinix.