Tarea maquina de estados, escogida para el diseño en VHDL
Codigo VHDL
Imagen avalada por el profesor
<img onclick="javascript:this.width=450;this.height=338" ondblclick="javascript:this.width=100;this.height=80" src="URL de la imagen" width="100"/>
sábado, 8 de octubre de 2016
Practica 6, Maquina de estados
En esta practica se implementa la maquina de estados elaborada para la tarea con los diferentes estados que se planteo para el tanque. Teniendo los estados se elabora el código respectivo.
Tarea maquina de estados, escogida para el diseño en VHDL
Codigo VHDL
Imagen avalada por el profesor
<img onclick="javascript:this.width=450;this.height=338" ondblclick="javascript:this.width=100;this.height=80" src="URL de la imagen" width="100"/>
Tarea maquina de estados, escogida para el diseño en VHDL
Codigo VHDL
Imagen avalada por el profesor
<img onclick="javascript:this.width=450;this.height=338" ondblclick="javascript:this.width=100;this.height=80" src="URL de la imagen" width="100"/>
Suscribirse a:
Enviar comentarios (Atom)
Practica 4 Contador con Nombres
En la practica 4 se realizo el codigo y esquematico de una visualizacion por medio de: un reloj, un contador, una memoria rom, un conversor de serie a paralelo y un decodificador alfanumerico, Con lo anterior se mostraron las letras que componen los nombres de los integrantes con una frecuencia de 4Hz.
Esquematico practica 4
Practica 3 Contador
En esta practica se realizo un contador automatico por medio de: 4 flip-flops, 1 reloj, 1 conversor paralelo serie y una memoria ROM. por medio del reloj se convertir la señal interna de la FPGA de 5Mhz de frecuencia a 18Hz empleando las siguientes formulas: escala = frecuencia de entrada / frecuencia deseada valor a configurar = escala / 2
Practica 2 Decodificador alfa numerico
En esta practica se obtiene un Decodificador alfa numerico, mediande una tabla de verdad de 6 entradas y 16 salidas hacia el display de 16 segmentos, dando diferentes opciones de letras y numeros, para poder visualizar en el display se configuro un boton que al ser accionado varia el estado de la salida actuando como un reloj.
PRACTICA 1
El desarrollo de la practica consistió en: 1) Elaborar una tabla de verdad en el programa BOOLE DEUSTO con 4 entradas y 7 salidas. 2) Cargar en el Ise Desing Suite dicha tabla de verdad previamente diseñada como punto ucf. 3) Realizar el proceso debido para obtener el decodificador 7 segmentos en el esquemático de xilinix.
No hay comentarios:
Publicar un comentario